Follow us:-

Arsitektur RISC-V

  • By Dwi Aji Pangestu
  • 28 September 2021
  • No Comments

Arsitektur RISC-V

https://riscv.org/
gambar : https://riscv.org/

RISC-V (dibaca : risk-five) adalah standar terbuka instruction set architecture (ISA) berdasarkan prinsip-prinsip yang ditetapkan reduced instruction set computer (RISC) . Tidak seperti kebanyakan desain ISA lainnya, ISA RISC-V di bawah lisensi open source yang tidak memerlukan biaya untuk digunakan.

Sejarah RISC-V

Istilah RISC (Reduced Instruction Set Computing) atau Komputasi set instruksi yang disederhanakan berasal dari sekitar tahun 1980. John Cocke di IBM Research beranggapan bahwa komputer sederhana sangat efektif dan menarik minat akademis, serta menghasilkan set instruksi RISC DLX untuk edisi pertama Computer Architecture : A Quantitative Approach pada tahun 1990 di mana David Patterson adalah salah satu penulisnya, dan dia kemudian berpartisipasi dalam awal mulanya RISC-V. DLX dimaksudkan untuk penggunaan pendidikan ,belum ditujukan untuk komersial. CPU ARM , versi 2 dan sebelumnya, memiliki set instruksi domain publik dan masih didukung oleh GNU Compiler Collection (GCC) .

Krste Asanovic di University of California, Berkeley, memiliki persyaratan penelitian untuk sistem komputer open source, dan pada tahun 2010, ia memutuskan untuk mengembangkan dan menerbitkannya dalam “short, three-month project over the summer” dengan beberapa mahasiswa pascasarjana. Rencananya adalah untuk membantu pengguna akademis dan industri. David Patterson di Berkeley bergabung dalam kolaborasi karena ia adalah pencetus Berkeley RISC , dan RISC-V adalah generasi kelima dari rangkaian panjang proyek penelitian berbasis kerjasama RISC.

Penulis RISC-V dan institusi mereka awalnya mengambil dokumen ISA dan beberapa desain CPU di bawah lisensi Berkeley Software Distribution (BSD) , yang memungkinkan karya turunan seperti desain chip RISC-V baik terbuka dan bebas, atau tertutup dan berpemilik. Spesifikasi ISA itu sendiri diterbitkan pada tahun 2011 sebagai open source dengan semua hak dilindungi undang-undang. Laporan teknis yang sebenarnya kemudian ditempatkan di bawah lisensi Creative Commons untuk mengizinkan peningkatan oleh kontributor eksternal melalui RISC-V Foundation, dan kemudian RISC-V International.

Yayasan RISC-V dibentuk untuk memiliki, memelihara, dan mempublikasikan kekayaan intelektual yang terkait dengan definisi RISC-V. Para penulis dan pemilik asli telah menyerahkan hak mereka kepada yayasan. Yayasan ini dipimpin oleh CEO Calista Redmond , yang mengambil peran pada tahun 2019 setelah memimpin proyek infrastruktur terbuka di IBM .

Pada November 2019, Yayasan RISC-V mengumumkan bahwa mereka akan pindah ke Swiss , dengan alasan kekhawatiran atas peraturan perdagangan AS. Pada Maret 2020, organisasi tersebut bernama RISC-V International, sebuah asosiasi bisnis nirlaba Swiss.

Mulai tahun 2019 , RISC-V International secara bebas menerbitkan dokumen yang mendefinisikan RISC-V dan mengizinkan penggunaan ISA tanpa batas untuk desain perangkat lunak dan perangkat keras. Namun, hanya anggota RISC-V International yang dapat memberikan suara untuk menyetujui perubahan, dan hanya organisasi anggota yang menggunakan logo kompatibilitas bermerek dagang .

Perbedaan Arsitektur RISC-V dengan ARM dan X86

Prosesor RISC-V dan RISC seperti ARM adalah prosesor sederhana setiap instruksi memiliki panjang 32 bit (4 byte). Ini sangat umum untuk mikroprosesor RISC: ARM, MIPS, RISC-V dan PowerPC semuanya menggunakan instruksi 32 bit dengan panjang tetap. CPU CISC seperti x86  berberda instruksinya tidak memiliki panjang yang tetap. Untuk instruksi x86 bisa dari 1 sampai 15 byte. RISC cenderung menggunakan 3 operand. sedangkan instruksi x86 hanya mengambil dua operan. Perbedaan lainnya RISC-V tidak memiliki eksekusi bersyarat

Prosesor ARM (Advanced Risc Machine) didasarkan pada RISC (Reduced Instruction Set Computer), yang sesuai dengan namanya yang bertujuan menjadi sederhana. Sehingga ARM digunakan pada sistem di Smartphone.

Prosesor x86 dikembangkan dari arsitektur CISC (Complex Instruction Set Computer). Sistem ini digunakan untuk struktur yang lebih kompleks, yaitu mereka membutuhkan lebih banyak pekerjaan dalam fungsinya dan memiliki banyak elemen dalam komposisi  jadi ideal untuk komputer.

Perkembangan RISC-V

Yayasan RISC-V ( www.riscv.org ) didirikan pada tahun 2015 untuk membangun komunitas inovator perangkat lunak dan perangkat keras yang terbuka dan kolaboratif berdasarkan RISC-V ISA. Foundation, sebuah perusahaan nirlaba yang dikendalikan oleh para anggotanya, mengarahkan pengembangan untuk mendorong adopsi awal ISA RISC-V.

Pada November 2018, RISC-V Foundation mengumumkan kerjasamanya dengan Linux Foundation. Sebagai bagian dari kolaborasi ini, Linux Foundation menyediakan dukungan operasional, teknis, dan strategis untuk RISC-V International, yang dapat mencakup manajemen anggota, akuntansi, program pelatihan, alat infrastruktur, penjangkauan komunitas, pemasaran, hukum, dan layanan open source lainnya.

Sepanjang 2018-2019, komunitas RISC-V telah merefleksikan lanskap geopolitik dan membuat kekhawatiran dari seluruh dunia bahwa investasi di RISC-V harus disertai dengan kontinuitas akses IP untuk memastikan investasi strategis jangka panjang. Penggabungan di Swiss memiliki efek menenangkan kekhawatiran gangguan politik pada model kolaborasi terbuka. RISC-V International tidak mempertahankan kepentingan komersial dalam produk atau layanan sebagai organisasi keanggotaan nirlaba. Belum ada pembatasan ekspor pada RISC-V di AS dan telah mematuhi semua undang-undang AS. Langkah ini tidak menghindari pembatasan yang ada, melainkan mengurangi ketidakpastian ke depannya.

Pada Maret 2020, Asosiasi Internasional RISC-V didirikan di Swiss . Bersamaan dengan ini beralih ke struktur keanggotaan baru yang lebih inklusif . Anggota RISC-V International memiliki akses dan berpartisipasi dalam pengembangan spesifikasi dan ekstensi ISA RISC-V serta perangkat keras dan perangkat lunak terkait. RISC-V memiliki Dewan Direksi yang terdiri dari perwakilan anggota serta Komite Teknis para pemimpin kelompok kerja.

Implementasi RISC-V

  • Samsung Menggunakan SiFive RISC-V Cores pada tahun 2020 untuk Aplikasi SoCs, Otomotif, 5G, Samsung mengungkapkan penggunaan inti RISC-V SiFive untuk chip mendatang untuk berbagai aplikasi.
  • Alibaba Group , mengumumkan 2,5 GHz 16-core 64-bit (RV64GCV) XuanTie 910 out-of-order prosesor pada Juli 2019.
  • Espressif menambahkan koprosesor ULP RISC-V ke mikrokontroler ESP32 -S2 mereka . Pada bulan November 2020 Espressif mengumumkan ESP32-C3 mereka, MCU berbasis RISC-V (RV32IMC) single-core, 32-bit, (RV32IMC).
  • Micro Magic Inc. mengumumkan inti RISC-V 64-bit tercepat di dunia yang mencapai 5 GHz dan 13.000 Core Marks pada Oktober 2020.
  • Pada tahun 2020, sektor pertahanan dan strategis India mulai menggunakan prosesor Risecreek 100-350 MHz berbasis RISC-V 64-bit yang dikembangkan oleh IIT-Madras yang dibuat oleh Intel dengan proses FinFET 22 nm .

Sumber :

https://en.wikipedia.org/wiki/RISC-V
https://id.comprating.com/procesadores-x86-vs-arm
https://riscv.org/about/history/
https://ichi.pro/id/mikroprosesor-arm-x86-dan-risc-v-dibandingkan-161349259165010
https://websetnet.net/id/samsung-to-use-sifive-risc-v-cores-for-socs-automotive-5g-applications/

Leave a Reply