Architecture RISC V

Sejarah RISC V

Reduced Instruction Set Computing atau «Komputasi set instruksi yang disederhanakan» pertama kali digagas oleh John Cocke, peneliti dari IBM di Yorktown, New York pada tahun 1974 saat ia membuktikan bahwa sekitar 20% instruksi pada sebuah prosesor ternyata menangani sekitar 80% dari keseluruhan kerjanya. Komputer pertama yang menggunakan konsep RISC ini adalah IBM PC/XT pada era 1980-an. Istilah RISC sendiri pertama kali dipopulerkan oleh David Patterson, pengajar pada University of California di Berkely.
Ketertarikan dunia pada RISC-V bukan karena ini adalah teknologi chip baru yang hebat, melainkan karena ini adalah standar umum yang bebas dan terbuka di mana perangkat lunak dapat di-porting, dan yang memungkinkan siapa saja untuk secara bebas mengembangkan perangkat keras mereka sendiri untuk menjalankan perangkat lunak. RISC-V International tidak mengelola atau menyediakan implementasi RISC-V open-source, hanya spesifikasi standar. Perangkat lunak RISC-V dikelola oleh masing-masing proyek perangkat lunak sumber terbuka.
RISC-V Foundation didirikan pada tahun 2015 untuk membangun komunitas inovator perangkat lunak dan perangkat keras yang terbuka dan kolaboratif berdasarkan RISC-V ISA. Foundation, sebuah perusahaan nirlaba yang dikendalikan oleh para anggotanya, mengarahkan pengembangan untuk mendorong adopsi awal ISA RISC-V.

Perbedaan Arsitektur RISC V dengan ARM dan X86

1. Stabil, basis dan ekstensi standar pertama sudah dibekukan. Tidak perlu khawatir tentang pembaruan besar.
2. Kemungkinan diperpanjang, fungsi spesifik dapat ditambahkan berdasarkan ekstensi. Masih banyak lagi ekstensi yang sedang dikembangkan, seperti Vector.
3. Bebas, RISC-V adalah open-source, tidak perlu membayar IP.
4. Sederhana, RISC-V jauh lebih kecil dari SPA komersial lainnya.
5. Modular, RISC-V memiliki basis ISA standar kecil, dengan beberapa ekstensi standar

Perkembangan RISC V

• ISA non-inkremental. Instruksi yang ditambahkan sebelumnya tidak bertahan selamanya membengkak ISA. Pengembang perangkat lunak, pembuat alat dan pembuat perangkat keras harus memastikan mereka menangani keberadaan dan tidak adanya ekstensi opsional.
• Menghapus semua secara agresif tidak diperlukan untuk meminimalkan kerumitan. Artinya mudah untuk mengimplementasikan chip RISC-V dan dapat dilakukan di beberapa transistor sehingga lebih murah, lebih mudah untuk meningkatkan frekuensi clock.

Implementasi RISC V

Raksasa ritel Tiongkok, Alibaba, telah mendirikan cabang R&D baru untuk memanfaatkan set instruksi RISC-V open-source dan produk pertama mereka ada di sini: procesor Xuantie 910. Xuantie, atau XT, dikatakan sebagai prosesor di kelas RISC-V yang paling kuat.
Dibuat dari proses teknologi 12nm, Xuantie XT 910 memiliki 16 core yang beroperasi di clock 2,5 GHz, serta mendukung instruksi 64-bit, instruksi 16-bit yang ringkas, dan operasi vektor dalam pengembangan.

 

Sumber :

https://riscv.org/

http://www.obengplus.com/articles/9741/1/Procesor-Xuantie-buatan-Alibaba-berbasis-RISC-V.html

https://en.wikipedia.org/wiki/RISC-V

https://id.wikipedia.org/wiki/RISC#:~:text=Sejarah,sekitar%2080%25%20dari%20keseluruhan%20kerjanya