Istilah RISC berasal dari sekitar tahun 1980. Sebelum ini, ada beberapa pengetahuan bahwa komputer sederhana bisa efektif (misalnya John Cocke di IBM Research), tetapi prinsip-prinsip desain tidak dijelaskan secara luas. Komputer yang sederhana dan efektif selalu menjadi minat akademis, dan menghasilkan set instruksi RISC DLX untuk edisi pertama Arsitektur Komputer: Pendekatan Kuantitatif pada tahun 1990 di mana David Patterson adalah salah satu penulisnya, dan dia kemudian berpartisipasi dalam Asal usul RISC-V. DLX dimaksudkan untuk penggunaan pendidikan; akademisi dan penggemar menerapkannya menggunakan susunan gerbang yang dapat diprogram di lapangan, tetapi tidak pernah benar-benar dimaksudkan untuk penyebaran komersial. CPU ARM, versi 2 dan sebelumnya, memiliki set instruksi domain publik dan masih didukung oleh GNU Compiler Collection (GCC), kompiler perangkat lunak bebas yang populer. Tiga inti sumber terbuka ada untuk ISA ini, tetapi tidak pernah diproduksi. OpenRISC adalah ISA open-source berdasarkan DLX, dengan desain RISC terkait, dan didukung penuh dengan implementasi GCC dan Linux, meskipun juga memiliki sedikit implementasi komersial.

Krste Asanovic di University of California, Berkeley, memiliki persyaratan penelitian untuk sistem komputer sumber terbuka, dan pada tahun 2010, ia memutuskan untuk mengembangkan dan menerbitkannya dalam “proyek pendek tiga bulan selama musim panas” dengan beberapa karyanya. mahasiswa pascasarjana. Rencananya adalah untuk membantu pengguna akademis dan industri. David Patterson di Berkeley bergabung dalam kolaborasi ini karena ia adalah pencetus Berkeley RISC, dan RISC-V adalah generasi kelima dari rangkaian panjang proyek penelitian kooperatif berbasis RISC. Pada tahap ini, siswa memberikan perangkat lunak awal, simulasi, dan desain CPU.

Penulis RISC-V dan institusi mereka awalnya mengambil dokumen ISA dan beberapa desain CPU di bawah lisensi BSD, yang memungkinkan karya turunan—seperti desain chip RISC-V—terbuka dan bebas, atau tertutup dan berpemilik. Spesifikasi ISA itu sendiri (yaitu, pengkodean set instruksi) diterbitkan pada tahun 2011 sebagai open source dengan semua hak dilindungi undang-undang. Laporan teknis yang sebenarnya (ekspresi dari spesifikasi) kemudian ditempatkan di bawah lisensi Creative Commons untuk mengizinkan peningkatan oleh kontributor eksternal melalui RISC-V Foundation, dan kemudian RISC-V International.

Panjang instruksi

Untuk mikroprosesor RISC seperti ARM dan RISC-V ini sederhana. Setiap instruksi memiliki panjang 32-bit (4-byte). Ini sangat umum untuk mikroprosesor RISC: ARM, MIPS, RISC-V dan PowerPC semuanya menggunakan instruksi 32-bit dengan panjang tetap.

Namun jangan bingung dengan ini apakah itu mikroprosesor 64-bit atau 32-bit. Mikroprosesor 64-bit biasanya memiliki register 64-bit yang dapat digunakannya. Namun instruksinya sendiri biasanya masih 32-bit. Alasannya sederhana: Anda biasanya tidak memerlukan ruang sebanyak 64-bit untuk sebuah instruksi dan jika Anda memiliki instruksi yang panjang itu, Anda akan menggandakan kebutuhan memori untuk kode biner Anda.

Operand dan Register

Karena x86 memiliki warisan yang panjang kembali ke mikroprosesor Intel 8086 yang 16-bit. Dengan demikian, instruksi pertama dibuat untuk menangani 16-bit dan 8-bit. Perbedaan lainnya adalah instruksi x86 hanya mengambil dua operan. Ini mungkin lebih mudah dijelaskan dengan menjelaskan mengapa instruksi RISC cenderung menggunakan 3 operand.

Karena RISC adalah tentang instruksi lebar tetap, tidak masuk akal untuk tidak menggunakan semua ruang yang tersedia. Anda memerlukan 32-bit agar dapat memasukkan alamat yang berukuran wajar, seperti alamat 16-bit. Jadi ketika beroperasi hanya pada register daripada alamat memori, kami memiliki setidaknya 16-bit yang tersedia untuk menyandikan register.

Register khusus

Prosesor Intel x86 penuh dengan register khusus. Yang kami maksud dengan itu adalah bahwa ada operasi tertentu yang digunakan untuk instruksi tertentu. Prosesor RISC sangat berbeda dalam hal ini. Biasanya kebanyakan register bertujuan umum. Kadang-kadang mereka memiliki kegunaan tambahan, tetapi mereka dapat digunakan sebagai operan untuk hampir semua instruksi yang menggunakan register tujuan umum sebagai operan.

Pada tahun 2018, SiFive, salah satu anggota paling aktif dari RISV-V Foundation, telah merilis sebuah papan bernama HiFive yang mampu menjalankan Linux di atasnya.

Pada tahun 2020, dengan pengembangan Linux pada RISC-V, Kendrtyte telah melihat implementasi versi Linux NOMMU pada Kendrtyte K210, sebuah SoC RISC-V yang di bawah $ 10.

Pada tahun 2019, Western Digital berencana untuk open source RISC-V SweRV Core barunya, yang memiliki sebuah desain superscalar 2-cara. RISC-V SweRV Core Western Digital merupakan sebuah core pipeline 32-bit dengan 9 stage yang memungkinkan beberapa instruksi untuk diisi sekaligus dan dijalankan bersamaan, mempersingkat waktu yang diperlukan untuk menjalankan berbagai program.

Pada tahun 2021, HiSilicon Huawei telah beralih ke arsitektur RISC-V open-source dan bahkan telah merilis papan RISC-V pertamanya untuk pengembang Harmony OS.

Sumber :

https://en.wikipedia.org/wiki/RISC-V#History

https://ichi.pro/id/mikroprosesor-arm-x86-dan-risc-v-dibandingkan-161349259165010

https://riscv.org/about/history/

https://www.citraselebriti.com/artikel/18938/pengembangan-prosesor-risc-v/

https://zephyrnet.com/id/apa-risc-v%EF%BC%9F-10-hal-yang-harus-Anda-ketahui-tentang-risc-v-pada-tahun-2020/

https://www.tomshardware.com/news/huaweis-hisilicon-develops-first-risc-v-design-to-overcome-arm-restrictions