Arsitektur RISC-V
RISC singkatan dari Reduced Instruction Set Computer (ISA). Merupakan bagian dari arsitektur mikroprosessor, berbentuk kecil dan berfungsi untuk mengeset instruksi dalam komunikasi di antara arsitektur yang lainnya. Tidak seperti kebanyakan desain ISA lainnya, RISC-V ISA disediakan di bawah lisensi open source yang tidak memerlukan biaya untuk digunakan.
Sejarah RISC-V
Prof. Krste Asanović dan mahasiswa pascasarjana Yunsup Lee dan Andrew Waterman memulai set RISC-V instruction pada Mei 2010 sebagai bagian dari Parallel Computing Laboratory (Par Lab) di UC Berkeley, di mana Prof. David Patterson menjadi Direkturnya. Chisel hardware construction language yang digunakan untuk merancang banyak prosesor RISC-V juga dikembangkan di Par Lab. Semua proyek di Par Lab adalah open source menggunakan lisensi Berkeley Software Distribution (BSD), termasuk RISC-V dan Chisel.
Untuk RISC-V, sponsor industri UC Berkeley ParLab menyediakan dana awal yang digunakan untuk mengembangkan RISC-V. Mereka tidak secara eksplisit meminta RISC-V itu sendiri, minat mereka adalah pada sistem pemrosesan paralel.
Ketertarikan dunia pada RISC-V bukan karena ini adalah teknologi chip baru yang hebat, melainkan karena ini adalah standar umum yang bebas dan terbuka di mana perangkat lunak dapat di-porting, dan yang memungkinkan siapa saja untuk secara bebas mengembangkan perangkat keras mereka sendiri untuk menjalankan perangkat lunak. RISC-V International tidak mengelola atau menyediakan implementasi RISC-V open-source, hanya spesifikasi standar. Perangkat lunak RISC-V dikelola oleh masing-masing proyek perangkat lunak sumber terbuka.
RISC-V Foundation (www.riscv.org) didirikan pada tahun 2015 untuk membangun komunitas inovator perangkat lunak dan perangkat keras yang terbuka dan kolaboratif berdasarkan RISC-V ISA. Foundation, sebuah perusahaan nirlaba yang dikendalikan oleh para anggotanya, mengarahkan pengembangan untuk mendorong adopsi awal ISA RISC-V.
Perkembangan RISC-V
Dalam beberapa tahun terakhir, banyak yang berpendapat bahwa pembagian menjadi RISC dan CISC tidak lagi masuk akal, karena begitu banyak instruksi telah ditambahkan ke prosesor RISC seperti ARM, dan sementara banyak dari mereka cukup kompleks, bahwa pada tahap saat ini lebih merupakan hibrida daripada prosesor RISC murni. Pertimbangan serupa telah diterapkan pada prosesor RISC lain seperti PowerPC. RISC-V, di sisi lain, adalah perwakilan prosesor RISC yang benar-benar “hardcore”. Jika Anda membaca tentang diskusi RISC-V di Internet, Anda akan menemukan orang-orang yang mengklaim bahwa RISC-V dikembangkan oleh beberapa radikal RISC sekolah lama yang menolak mengikuti perkembangan zaman.
Perbedaan RISC-V dengan ARM dan X86
- Bebas: RISC-V adalah open-source, tidak perlu membayar IP.
- Sederhana: RISC-V jauh lebih kecil dari SPA komersial lainnya.
- Modular: RISC-V memiliki basis ISA standar kecil, dengan beberapa ekstensi standar.
- Stabil: Basis dan ekstensi standar pertama sudah dibekukan. Tidak perlu khawatir tentang pembaruan besar.
- Kemungkinan diperpanjang: Fungsi spesifik dapat ditambahkan berdasarkan ekstensi. Masih banyak lagi ekstensi yang sedang dikembangkan, seperti Vector.
Implementasi RISC-V dan kegunaan
- CloudBEAR adalah perusahaan IP prosesor yang mengembangkan inti RISC-V sendiri untuk berbagai aplikasi.
- Alibaba Group, in July 2019 announced the 2.5 GHz 16-core 64-bit (RV64GCV) XuanTie 910 out-of-order processor.
- GigaDevice has a series of MCUs based on RISC-V (RV32IMAC, GD32V series),[56] with one of them used on the Longan Nano board produced by a Chinese electronic company Sipeed.
- GreenWaves Technologies announced the availability of GAP8, a 32-bit 1 controller plus 8 compute cores, 32-bit SoC (RV32IMC) and developer board in February 2018. Their GAPuino GAP8 development board started shipping in May 2018.
Source:
- https://dokumen.tips/documents/makalah-risc.html
- https://zephyrnet.com/id/apa-risc-v%EF%BC%9F-10-hal-yang-harus-Anda-ketahui-tentang-risc-v-pada-tahun-2020/
- https://riscv.org/about/history/
- https://tech-id.netlify.app/articles/id534542/index.html
- https://en.wikipedia.org/wiki/RISC-V#Implementations